An integrated structure layout of functional blocks and interconnections
for an integrated circuit chip. Data dependency comparator blocks are
arranged in rows and columns. This arrangement defines layout regions
between adjacent ones of the data dependency comparator blocks in the
rows. Tag assignment logic blocks are coupled to the data dependency
comparator blocks to receive dependency information. The tag assignment
logic blocks are positioned in one or more of the layout regions so as to
be integrated with the data dependency comparator blocks to conserve area
on the semiconductor chip and to spatially define a channel in and
substantially orthogonal to one or more of the rows. Register file port
multiplexer blocks are coupled to output lines of the tag assignment logic
block adjacent to the orthogonal channel to receive tag information and to
pass the tag information to address ports of a register file.
Интегрированный план структуры функциональных блоков и соединений для обломока интегрированной цепи. Блоки компаратора зависимости данных аранжированы в рядках и колонках. Это расположение определяет зоны плана между смежными одним из блоков компаратора зависимости данных в рядках. Блоки логики назначения бирки соединены к блокам компаратора зависимости данных для того чтобы получить данные по зависимости. Блоки логики назначения бирки расположены в one or more из зон плана быть интегрированным с блоками компаратора зависимости данных для того чтобы сохранить зону на обломоке полупроводника и spatially определить канал внутри и существенн ортогональными к one or more из рядков. Блоки мультиплексора порта архива регистра соединены к линиям выхода блока логики назначения бирки за ортогональным каналом для того чтобы получить данные по бирки и передать данные по бирки к портам адреса архива регистра.
