Circuit for reducing test time and semiconductor memory device including the circuit

   
   

A semiconductor memory device includes: a determination section; an expected value control section; and an accumulation section. The determination section determines coincidence/non-coincidence between input data and an expected value. The expected value control section catches a read expected value in a read operation only. The accumulation section catches a determination result according to an accumulation-transmission signal. When the accumulation-transmission signal is in a transmission state, a determination result is caught, while when the accumulation-transmission signal enters an accumulation state, the next determination result is caught in a case of coincidence determination and once a non-coincidence determination result is caught, thereafter the non-coincidence determination result continues to be held.

Un dispositif de mémoire à semiconducteurs inclut : une section de détermination ; une unité de commande prévue de valeur ; et une section d'accumulation. La section de détermination détermine coincidence/non-coincidence entre les données d'entrée et une valeur prévue. L'unité de commande prévue de valeur attrape une valeur prévue lue dans une opération "lecture" seulement. La section d'accumulation attrape un résultat de détermination selon un signal d'accumulation-transmission. Quand le signal d'accumulation-transmission est dans un état de transmission, un résultat de détermination est attrapé, alors que quand le signal d'accumulation-transmission écrit un état d'accumulation, le prochain résultat de détermination est attrapé dans un cas de détermination de coïncidence et une fois qu'un résultat de détermination de non-coïncidence est attrapé, ensuite le résultat de détermination de non-coïncidence continue à être tenu.

 
Web www.patentalert.com

< Interface markup language and method for making application code

< Phase detector for all-digital phase locked and delay locked loops

> LSI design method having dummy pattern generation process and LCR extraction process and computer program therefor

> Automated wiring pattern layout method

~ 00126