An integrated circuit (2) is provided with a serial test scan chain (10)
for testing proper operation. Asynchronous reset signal operation may be
tested by using a reset signal generating scan chain cell (20) that is
adapted such that a reset signal value held within a latch (14) of that
cell is asynchronously gated to be applied to the circuit portion (8)
under test by the scan enable signal. The latches (12) within the circuit
portion under test that are forced to predetermine values by the correct
operation of the reset may be preloaded with opposite sense values prior
to the reset test.
Eine integrierte Schaltung (2) wird mit einem Serientestscan-Chain (10) für die Prüfung der sinngemässen Funktion versehen. Asynchroner Zurückstellensignalbetrieb kann geprüft werden, indem man ein Zurückstellensignal verwendet, das Scan-Kettenzelle (20) erzeugt, der so angepaßt wird, daß ein Zurückstellensignalwert, der innerhalb einer Verriegelung (14) dieser Zelle gehalten wird, asynchronously mit einem Gatter geversehen wird, am Stromkreisteil (8) unter Test durch den Scan angewendet zu werden Freigabesignal. Die Verriegelungen (12) innerhalb des Stromkreisteils unter Test, die gezwungen werden, Werte vorzubestimmen durch den korrekten Betrieb des Zurückstellens, können mit gegenüberliegenden Richtung Werten vor dem Zurückstellentest vorbelastet werden.
