Vertical MOS transistor

   
   

A vertical MOS transistor has a very short channel length that is indirectly defined by the thickness of a layer of semiconductor material or the depths of implants. The transistor has a first (source/drain) region formed in a substrate material, a semiconductor region formed on the first region, and a second (source/drain) region formed in the top surface of the semiconductor region. The distance between the first region and the second region defines the channel length of the transistor.

Un transistore verticale del MOS ha una lunghezza di scanalatura molto corta che è definita indirettamente dallo spessore di uno strato del semiconduttore materiale o le profondità dei implants. Il transistore ha una prima regione (source/drain) formata in un materiale del substrato, una regione a semiconduttore formata sulla prima regione e una seconda regione (source/drain) formata nella superficie superiore della regione a semiconduttore. La distanza fra la prima regione e la seconda regione definisce la lunghezza di scanalatura del transistore.

 
Web www.patentalert.com

< Polyamide nanocomposites with oxygen scavenging capability

< Nitrogen-containing heterocyclic compounds and benamide compounds and drugs containing the same

> Die singulation using deep silicon etching

> Histone deacetylases, and uses related thereto

~ 00125