Structure of SRAM having asymmetric silicide layer

   
   

The present invention relates to a structure of a static random access memory (SRAM) having an asymmetric silicide layer and a method for manufacturing the same. The method for manufacturing a static random access memory (SRAM) having an asymmetric silicide layer, wherein the SRAM is provided with transfer transistors and actuating transistors, the method including the steps of: preparing a semiconductor substrate provided with a low structure of a predetermined configuration; forming gate electrodes of the transfer transistors and the actuating transistors on the semiconductor substrate with being spaced by a predetermined distance; forming spacers on side walls of the transfer transistors and the actuating transistors; forming the transfer transistors implanting impurities into a portion of the semiconductor substrate between the gate electrodes and source/drains of the actuating transistors; forming a silicide blocking layer on a top of regions of the transfer transistors; and forming a silicide layer on a top of gate electrodes of the actuating transistors and a surface of source/drain electrodes.

A invenção atual relaciona-se a uma estrutura de uma memória de acesso aleatório de estática (SRAM) que tem uma camada asymmetric do silicide e um método para manufaturar o mesmo. O método para manufaturar uma memória de acesso aleatório de estática (SRAM) que tem uma camada asymmetric do silicide, wherein o SRAM é fornecido com os transistor de transferência e os transistor atuando, o método including as etapas de: preparar uma carcaça do semicondutor forneceu com uma estrutura baixa de uma configuração predeterminada; dando forma aos elétrodos de porta dos transistor de transferência e dos transistor atuando na carcaça do semicondutor com ser espaçado por uma distância predeterminada; dando forma a espaçadores em paredes laterais dos transistor de transferência e dos transistor atuando; dando forma aos transistor de transferência que implanting impurezas em uma parcela da carcaça do semicondutor entre os elétrodos de porta e o source/drains dos transistor atuando; dando forma a um silicide que obstrui a camada em um alto das regiões dos transistor de transferência; e dando forma a uma camada do silicide em um alto dos elétrodos de porta dos transistor atuando e de uma superfície dos elétrodos de source/drain.

 
Web www.patentalert.com

< Secure transmission system

< Video, audio and graphics decode, composite and display system

> RADIO COMMUNICATION APPARATUS, HAVING COMBINED FUNCTIONS SUCH AS TERMINAL ADAPTER, DIGITAL RADIO COMMUNICATION APPARATUS, FACSIMILE COMMUNICATION APPARATUS AND SO ON, FOR BEING CONNECTED TO A DIGITAL PUBLIC COMMUNICATION LINE

> Method and apparatus for an asynchronous pulse logic circuit

~ 00125