A dummy error addition circuit for adding a dummy error to an orthogonal
modulation symbol data, wherein a value based on a specified bit error
rate is loaded to count clock signals at a counter (11), a carrier of the
counter (11) stores outputs from a PN data generator (21) in a shift
register (22), outputs from a PN comparison circuit (3) when stored data
agree with count values of the counter (11) are recognized as error
pulses, a bit selector (40) randomly selects, on receiving error pulses
and based on outputs from a PN data generator (41), bits to which to add
errors in an orthogonal modulation data, e.g. a PSK modulation symbol
data, at interval based on a bit error rate, and bits selected from the
orthogonal modulation data are inverted in a bit inversion circuit (5) for
outputting to thereby add errors.
Un circuito de la adición del error del maniquí para agregar un error simulado a datos orthogonal del símbolo de la modulación, en donde un valor basado en una tarifa de error especificada de pedacito se carga para contar señales del reloj en un contador (11), un portador (11) de las salidas contrarias de los almacenes de un generador de los datos del PN (21) en un registro de cambio (22), salidas de un circuito de la comparación del PN (3) cuando los datos almacenados convienen con valores de cuenta de el (11) contrario se reconoce como pulsos del error, un selector del pedacito (40) selecciona aleatoriamente, al recibir pulsos del error y basado en salidas de un generador de los datos del PN (41), los pedacitos a el cual para agregar errores en orthogonal una modulación los datos, e.g. datos del símbolo de la modulación de PSK, en el intervalo basado en una tarifa de error de pedacito, y los pedacitos seleccionados de los datos orthogonal de la modulación se invierten en un circuito de la inversión del pedacito (5) para que el hacer salir de tal modo agregue errores.
