Method of making a shaped gate electrode structure, and device comprising same

   
   

In one illustrative embodiment, the method comprises forming a gate insulation layer above a substrate, forming a layer of polysilicon above the gate insulation layer, implanting a dopant material into the layer of polysilicon, forming an undoped layer of polysilicon above the doped layer of polysilicon and performing an etching process on the undoped layer of polysilicon and the doped layer of polysilicon to define a gate electrode having a width at an upper surface that is greater than a width of the gate electrode at a base of the gate electrode. In further embodiments, the method comprises forming a layer of refractory metal above the gate electrode and performing at least one heating process to form a metal silicide region on the gate electrode structure. In another illustrative embodiment, the method comprises forming a gate insulation layer above a substrate, forming a first layer of polysilicon above the gate insulation layer, implanting a dopant material into the first layer of polysilicon to form a doped region having a dopant concentration level in the layer of polysilicon, forming a second layer of polysilicon above the doped region of the first layer of polysilicon, the second layer of polysilicon having a dopant concentration level that is less than the dopant concentration level of the doped region in the first layer of polysilircon, and performing an etching process on the second layer of polysilicon and the doped region in the first layer of polysilicon to define a gate electrode having a width at an upper surface that is greater than a width of the gate electrode at a base of the gate electrode.

Em uma incorporação ilustrativa, o método compreende dar forma a uma camada da isolação da porta acima de uma carcaça, dando forma a uma camada de polysilicon acima da camada da isolação da porta, implanting um material do dopant na camada de polysilicon, dando forma a uma camada undoped de polysilicon acima da camada doped de polysilicon e executando um processo gravura a água-forte na camada undoped de polysilicon e na camada doped de polysilicon para definir um elétrodo de porta que tem uma largura em uma superfície superior que seja mais grande do que uma largura do elétrodo de porta em uma base do elétrodo de porta. Em umas incorporações mais adicionais, o método compreende dar forma a uma camada de metal refratário acima do elétrodo de porta e executar ao menos um processo aquecendo-se para dar forma a uma região do silicide do metal na estrutura do elétrodo de porta. Em uma outra incorporação ilustrativa, o método compreende dar forma a uma camada da isolação da porta acima de uma carcaça, dando forma a uma primeira camada de polysilicon acima da camada da isolação da porta, implanting um material do dopant na primeira camada de polysilicon para dar forma a uma região doped que tem um nível de concentração do dopant na camada de polysilicon, dando forma a uma segunda camada de polysilicon acima da região doped da primeira camada de polysilicon, da segunda camada de polysilicon que tem um nível de concentração do dopant que seja menos do que o nível de concentração do dopant da região doped na primeira camada de polysilircon, e executando um processo gravura a água-forte na segunda camada de polysilicon e a região doped na primeira camada do polysilicon para definir um elétrodo de porta que tem uma largura em uma superfície superior que seja mais grande do que uma largura do elétrodo de porta em uma base do elétrodo de porta.

 
Web www.patentalert.com

< Method of decreasing the K value in SIOC layer deposited by chemical vapor deposition

< Fabrication of a heterojunction bipolar transistor with integrated MIM capacitor

> Deuterium reservoirs and ingress paths

> Method of making multiple work function gates by implanting metals with metallic alloying additives

~ 00122