A CRC value cache architecture and methods of operation of same to reduce
overhead processing associated with managing a CRC value cache memory. The
invention first provides for transferring from system memory to CRC value
cache memory all CRC values for all sub-blocks of a data block in response
to access to a first CRC value for a first sub-block. This reduces
overhead processing to arbitrate for control of the system memory for each
CRC value for each sub-block of a block. The invention additionally
provides that a separate cache table is maintained corresponding to each
device within the storage controller that requests CRC values. Each of the
multiple cache entry tables is therefore shorter and more rapidly searched
as compared to prior techniques thereby further reducing overhead
processing to manage the cached CRC values.
Eine zyklische Blockprüfung Wert-Pufferspeicherarchitektur und Operationsmethoden von selben, zum der Unkostenverarbeitung zu verringern verbanden mit dem Handhaben eines zyklische Blockprüfung Wert-Cachespeichers. Die Erfindung stellt zuerst für das Bringen von System Gedächtnis zu zyklische Blockprüfung Wert-Cachespeicher zur Verfügung, den alle zyklische Blockprüfung Werte für alles von einem Datenblock in Erwiderung auf Zugang zu einem ersten zyklische Blockprüfung Wert für einen ersten Vor-blockieren Vor-blockiert. Dieses verringert die Unkosten, die verarbeiten, um zur Steuerung des System Gedächtnisses für jeden zyklische Blockprüfung Wert für jedes zu vermitteln, Vor-blockieren von einem Block. Die Erfindung setzt zusätzlich voraus, daß eine unterschiedliche Pufferspeichertabelle beibehaltenes Entsprechen jeder Vorrichtung innerhalb des Speicherkontrolleures ist, der um zyklische Blockprüfung Werte bittet. Jede der mehrfachen Pufferspeichereintragung Tabellen ist folglich kürzer und schnell verglichen mit den vorherigen Techniken gesucht, dadurch weiter sieverringert sieverringert die Unkosten, die verarbeiten, um die cachierten zyklische Blockprüfung Werte zu handhaben.
