A test circuit aids in accurately measuring the input pin to output pin
signal propagation speed through an integrated circuit by providing a D
flip-flop in the signal path near the output pad to register the arrival
of a test signal transition. The flip-flop is clocked at various clock
frequencies. At the high frequencies, test signal transitions applied at
the input pad coincident with a clock transition having not arrived at the
output pad in time to be registered at the next clock transition. At lower
clock frequencies, the test transition has time to propagate through the
integrated circuit and thus will be registered by the flip-flop. By
successively lowering the clock frequency and sending test signals through
the circuit, one-half of that clock period that just registers the test
signal transition corresponds to the input-to-output delay time being
measured.
Sussidi del circuito della prova esattamente nella misurazione del perno dell'input per produrre perno velocità di propagazione del segnale tramite un circuito integrato fornendo un flip-flop di D nel percorso del segnale vicino al rilievo dell'uscita per registrare l'arrivo di una transizione di segnale della prova. Il flip-flop è cronometrato alle varie frequenze di orologio. Alle frequenze, verifichi le transizioni di segnale applicate al rilievo dell'input coincidente con una transizione dell'orologio che non arriva al rilievo dell'uscita a tempo essere registrato alla transizione seguente dell'orologio. Alle frequenze di orologio più basse, la transizione della prova ha tempo di propagarsi tramite il circuito integrato e così sarà registrata dal flip-flop. Successivamente abbassando la frequenza di orologio e trasmettendo la prova segnala tramite il circuito, a metà di quel periodo di orologio che i registri giusti la transizione di segnale della prova corrisponde all'input-$$$-USCITA fa ritardare il tempo che è misurato.