A semiconductor memory device includes a plurality of N and P channel MOS
transistors. The plurality of MOS transistors are formed on an SOI
(Silicon On Insulator) substrate. Each MOS transistor includes a source
region, a drain region, and a body region located between the source
region and the drain region. The body region of at least one N channel MOS
transistor is electrically fixed. The body region of at least one P
channel MOS transistor is rendered floating.
Eine Halbleiterspeichervorrichtung schließt eine Mehrzahl N und P der Führung MOS Transistoren ein. Die Mehrzahl der MOS Transistoren werden auf einem SOI (Silikon auf Isolierung) Substrat gebildet. Jeder MOS Transistor schließt eine Quellregion, eine Abflußregion und eine Körperregion, die zwischen der Quellregion und der Abflußregion gelegen ist ein. Die Körperregion von mindestens einem N Führung MOS Transistor wird elektrisch geregelt. Die Körperregion von mindestens einem P Führung MOS Transistor wird Schwimmen übertragen.
