The present invention discloses a method of forming a ferroelectric random
access memory (FRAM) of a capacitor over bit-line (COB) structure. In the
method, a capacitor contact plug is formed at a cell region and a stud is
formed at a core region in a semiconductor substrate. An oxygen barrier
pattern is formed to cover the stud. A ferroelectric capacitor comprising
a lower electrode, a ferroelectric pattern, and an upper electrode is
formed over the capacitor contact plug. An interlayer dielectric layer is
formed over substantially the entire surface of the semiconductor
substrate and patterned. Next, the interlayer dielectric layer is removed
from the stud region and an interconnection contact hole is formed. A
contact plug is formed in the interconnection contact hole by sputtering
and simultaneously an interconnection layer is formed on the interlayer
dielectric layer.
La présente invention révèle une méthode de former une mémoire à accès sélective ferroelectric (FRAM) d'un condensateur au-dessus de peu-ligne (ÉPI) structure. Dans la méthode, une prise de contact de condensateur est formée à une région de cellules et un goujon est formé à une région de noyau dans un substrat de semi-conducteur. Un modèle de barrière de l'oxygène est formé pour couvrir le goujon. Un condensateur ferroelectric comportant une électrode inférieure, un modèle ferroelectric, et une électrode supérieure est formé au-dessus de la prise de contact de condensateur. Une couche diélectrique de couche intercalaire est excédent formé sensiblement la surface entière du substrat de semi-conducteur et modelée. Après, la couche diélectrique de couche intercalaire est enlevée de la région de goujon et un trou de contact d'interconnexion est formé. Une prise de contact est formée dans le trou de contact d'interconnexion par la pulvérisation et simultanément une couche d'interconnexion est formée sur la couche de diélectrique de couche intercalaire.
