A processor having improved branch prediction accuracy includes at least
one execution unit that executes sequential instructions, a condition
register, and a branch prediction circuit that predicts a condition
register-dependent branch instruction by reference to a potentially stale
condition register value to produce a speculative instruction fetch
address. In a preferred embodiment, the processor includes branch
execution circuitry that subsequently determines if the speculative
instruction fetch address is correct by reference to a non-stale value of
the condition register.
Um processador que melhora a exatidão da predição da filial inclui ao menos uma unidade da execução que executa instruções seqüenciais, um registo da circunstância, e um circuito da predição da filial que prediga uma instrução de filial regist-dependente da circunstância pela referência a um valor potencial velho do registo da circunstância para produzir uma instrução speculative busca o endereço. Em uma incorporação preferida, o processador inclui os circuitos da execução da filial que determinam subseqüentemente se a instrução speculative buscar o endereço estiver correta pela referência a um valor non-velho do registo da circunstância.
