A processor having one or more address translation registers for holding
translation information that enables translations from virtual addresses
to physical addresses. The address translation registers may be allocated
to a set of logical areas of a process and the logical areas may be
allocated to physical pages so as to enhance a likelihood that translation
information for the process will be available in the address translation
registers. The address translation registers are saved and restored during
context switches. The address translation registers may be used with or
without translation look-aside buffers.
Ein Prozessor, der eins oder mehr Adresse Übersetzung hat, registriert für das Halten der Übersetzung Informationen, die Übersetzungen von den virtuellen Adressen zu den körperlichen Adressen ermöglicht. Die Adresse Übersetzung Register können einem Satz logischen Prozessbereichen zugeteilt werden und die logischen Bereiche können körperlichen Seiten zugeteilt werden, um eine Wahrscheinlichkeit zu erhöhen, daß Übersetzung Informationen für den Prozeß in den Adresse Übersetzung Registern vorhanden sind. Die Adresse Übersetzung Register werden während der Kontextschalter gespeichert und wieder.hergestellt. Die Adresse Übersetzung Register können mit oder ohne Adressenumsetzpuffer benutzt werden.
