The objective of the invention is to improve the processing efficiency of a
system that repeatedly executes one instruction over multiple clock
cycles. The SVP core 12 of this SVP (Scan-line Video Processor) 10 is made
up of a three layer construction of the data input register (DIR) 16, the
SIMD type digital signal processing unit 18, and the data output register
(DOR) 20. The SIMD type digital signal processing unit 18 comprises a
parallel arranged (connected) number of processing elements (PE0 to PEN-1)
(for example, 864 units) equal to the number of pixels N on one horizontal
scan line. The instruction generator (IG) 14, because the SVP core 12
operates as an SIMD parallel processor, internally houses a RAM or ROM
program memory that holds the desired program. The program stored in
program memory contains not only the instructions (SIMD instruction) for
the processing elements (PE0 to PEN-1) of the processing unit 18, but also
such instructions (IG instruction) as jump, subroutine call, hardware
interrupt, and the like. In this SVP 10, when an IG instruction is read
from the program memory while the repetitive processing of an SIMD
instruction is being conducted in the SVP core 12, the pertinent IG
instruction is executed in parallel with the repetitive processing of the
pertinent SIMD instruction.
O objetivo da invenção é melhorar a eficiência processando de um sistema que execute repetidamente ciclos de um pulso de disparo múltiplos do excesso da instrução. O núcleo 12 de SVP deste SVP (Faç a varredura-linha processador video) 10 é composto de uma construção de três camadas do registo da entrada de dados (DIR) 16, o tipo unidade processando 18 de SIMD de sinal digital, e o registo de saída de dados (DOR) 20. O tipo unidade processando 18 de SIMD de sinal digital compreende um número (conectado) arranjado paralela de processar 864 unidades dos elementos (PE0 a PEN-1) (para o exemplo) igual ao número dos pixels N em uma linha de varredura horizontal. O gerador da instrução (IG) 14, porque o núcleo 12 de SVP se opera enquanto um processador paralelo de SIMD, abriga internamente a memória de um programa da RAM ou da ROM que prende o programa desejado. O programa armazenado na memória do programa contem não somente as instruções (instrução de SIMD) para os elementos processando (PE0 a PEN-1) da unidade processando 18, mas também tais instruções (instrução de IG) como o salto, chamada de sub-rotina, interrupção da ferragem, e o gosto. Neste SVP 10, quando uma instrução de IG é lida da memória do programa quando processar repetitivo de uma instrução de SIMD estiver conduzido no núcleo 12 de SVP, a instrução pertinente de IG é executada na paralela com processar repetitivo da instrução pertinente de SIMD.
