Method of optimizing the design of electronic systems having multiple timing constraints

   
   

An electronic representation of the electronic design is received which includes various connections between various blocks specifying functions performed within the electronic design. Each of the connections forms part of one or more paths through at least a portion of the electronic design. Each path has an associated timing constraint. The method assigns criticality values to at least one of the connections. These criticality values are based upon a slack ratio that is a function of the timing constraints and values of slack for paths on which the connections reside. The electronic representation may be revised in a manner that biases the representation toward a state in which connections having relatively high criticality are not changed in a manner which increases the delay in those connections or are changed in a manner that reduces delay. In some cases, the timing constraints for a path, and possibly all coupled paths, are relaxed when a connection has a negative slack ratio, negative slack, or routability problems.

On reçoit une représentation électronique de la conception électronique qui inclut de divers raccordements entre de divers blocs indiquant des fonctions exécutées dans la conception électronique. Chacun des raccordements fait partie d'un ou plusieurs chemins par au moins une partie de la conception électronique. Chaque chemin a une contrainte associée de synchronisation. La méthode assigne des valeurs de criticalité au moins à un des raccordements. Ces valeurs de criticalité sont basées sur un rapport lâche qui est une fonction des contraintes de synchronisation et des valeurs du mou pour les chemins sur lesquels les raccordements résident. La représentation électronique peut être mise à jour en quelque sorte qui polarise la représentation vers un état dans lequel des raccordements ayant une criticalité relativement élevée ne sont pas changés en quelque sorte qui augmente le retarder dans ces raccordements ou sont changés en quelque sorte qui réduit retardent. Dans certains cas, les contraintes de synchronisation pour un chemin, et probablement tous les chemins couplés, sont détendus quand un raccordement a un rapport lâche négatif, un mou négatif, ou des problèmes de routability.

 
Web www.patentalert.com

< Methods and systems for controlling the concentration of a component in a composition with absorption spectroscopy

< Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same

> Polysilicon layers structure and method of forming same

> Semiconductor memory having storage cells storing multiple bits and a method of manufacturing the same

~ 00119