Integrated circuit that processes communication packets with scheduler circuitry having multiple priority levels

   
   

An integrated circuit processes communication packets and comprises a core processor and scheduling circuitry. The core processor executes a software application that directs the core processor to process the communication packets. The scheduling circuitry comprises multiple scheduling boards where at least some of the scheduling boards have multiple priority levels. The scheduling circuitry processes the scheduling boards to schedule and subsequently initiate transmission of the communication packets.

Un circuit intégré traite des paquets de communication et comporte un processeur de noyau et des circuits d'établissement du programme. Le processeur de noyau exécute une application de logiciel qui dirige le processeur de noyau traiter les paquets de communication. Les circuits d'établissement du programme comportent les conseils d'établissement du programme multiples où au moins certains des conseils d'établissement du programme ont les niveaux multiples prioritaires. Les circuits d'établissement du programme traitent les conseils d'établissement du programme pour programmer et lancer plus tard la transmission des paquets de communication.

 
Web www.patentalert.com

< Method and apparatus for monitoring casinos and gaming

< Optical memory card in the form of a disk

> Watermarking methods and media

> Halftone watermarking and related applications

~ 00119