Trough adjusted optical proximity correction for vias

   
   

A trough adjusted optical proximity correction for vias which takes into account the topography on a wafer created by prior processing. The vias are classified into one of two groups, coincident vias which have an edge coincident with an edge of the trough, and noncoincident vias which do not have an edge coincident with an edge of the trough, by analyzing the via and trough designs. Any coincident via is marked as valid for an optical proximity correction (OPC). Any noncoincident via is marked invalid for OPC. OPC is then performed to the via level. Only vias marked as valid for OPC will keep the correction. All other vias will keep their original design size. Alternatively, coincident vias can be simply treated differently from noncoincident vias. For instance, coincident vias can be subjected to an aggressive OPC correction, while noncoincident vias are subjected to a less aggressive OPC correction.

Una depressione ha registrato la correzione ottica di prossimità per ottenere i vias che considera la topografia su una cialda generata prior procedendo. I vias sono classificati in uno di due gruppi, dei vias coincidenti che hanno un bordo coincidente con un bordo della depressione e dei vias noncoincident cui non abbia un bordo coincidente con un bordo della depressione, dai disegni della depressione e via analizzare. C'è ne coincidente via è contrassegnato come valido per una correzione ottica di prossimità (OPC). C'è ne noncoincident via è invalid contrassegnato per OPC. OPC allora è effettuato al via il livello. Soltanto i vias contrassegnati come valido per OPC manterranno la correzione. Tutti i altri vias manterranno il loro formato originale di disegno. Alternativamente, i vias coincidenti possono essere trattati semplicemente diversamente dai vias noncoincident. Per esempio, i vias coincidenti possono essere sottoposti ad una correzione aggressiva di OPC, mentre i vias noncoincident sono sottoposti ad una correzione meno aggressiva di OPC.

 
Web www.patentalert.com

< Self-checking multi-threaded processor

< Automated risk assessment tool for AIX-based computer systems

> Workload management method to enhance shared resource access in a multisystem environment

> Self power audit and control circuitry for microprocessor functional units

~ 00119