An integrated circuit has a Built-In Self-Test (BIST) controller (10) that
has a sequencer (16) that provides test algorithm information for multiple
memories (44, 46, 48, 50). The sequencer identifies the test algorithm
that is to be performed and multiple memory interfaces (32, 34, 36, 38)
interpret the output of the sequencer and perform the algorithm on the
multiple memories. The multiple memories may be different or the same
regarding type, size, data widths, etc. Having multiple memory interfaces
provides flexibility to tailor the test algorithm for each memory, but yet
keeps the advantage of a single source of identifying the test algorithm.
With the memories being non-volatile, timing information with regard to
the test algorithm is stored in the memories. This timing information is
read prior to performing the test algorithm and is used in performing the
test algorithm.
Un circuit intégré a a Construire-Dans le contrôleur de art de l'auto-portrait-test (BIST) (10) qui a un compteur séquentiel (16) qui fournit des informations d'algorithme d'essai pour les mémoires multiples (44, 46, 48, 50). Le compteur séquentiel identifie l'algorithme d'essai qui doit être exécuté et les interfaces multiples de mémoire (32, 34, 36, 38) interprètent le rendement du compteur séquentiel et exécutent l'algorithme sur les mémoires multiples. Les mémoires multiples peuvent être différentes ou les mêmes concernant le type, la taille, les largeurs de données, etc... Avoir les interfaces multiples de mémoire fournit la flexibilité de travailler l'algorithme d'essai pour chaque mémoire, mais pourtant des subsistances l'avantage d'une source simple d'identifier l'algorithme d'essai. Avec des mémoires être l'information non-volatile et chronométrante en ce qui concerne l'algorithme d'essai est stocké dans les mémoires. Cette information de synchronisation est lue avant d'exécuter l'algorithme d'essai et est employée en exécutant l'algorithme d'essai.
