In one embodiment, a modulo addressing unit for a processor is described
that includes a plurality of adders to generate an uncorrected target
module address and at least one corrected target module address in
parallel. A comparator selects one of the target module addresses a
function of a base address (b) for a circular buffer, a length (L) of the
circular buffer, an index address (I) and a modifier value (M). In one
embodiment the comparator selects a first corrected target module address
when I+M=B+L
and an uncorrected module address when B<=I+M
In één belichaming, wordt a modulo het richten van eenheid voor een bewerker beschreven die een meerderheid van optellers omvat om een onverbeterd doeltaalmoduleadres en minstens één verbeterde parallel van het doeltaalmoduleadres te produceren tegelijkertijd. Een comparateur selecteert één van de doeltaalmoduleadressen een functie van een basisadres (b) voor een cirkelbuffer, een lengte (L) van de cirkelbuffer, een indexadres (I) en een bepalingswaarde (M). In één belichaming selecteert de comparateur een eerste verbeterd doeltaalmoduleadres wanneer I+M = B+L en een onverbeterde module wanneer B richt
