A serial data communication receiver includes a serial data input and a
termination resistance, which is coupled to the serial data input and is
variable over a range of termination resistance values. An equalizer
circuit is coupled to the serial data input and has an equalized serial
data output. First and second capture latch circuits are coupled to the
equalized serial data output, within a phase-locked loop, and have first
and second recovered data outputs, respectively. A termination resistance
control circuit measures a data eye size of the equalized serial data
output based on the first and second recovered data outputs over the range
of termination resistance values and sets the termination resistance to
one of the termination resistance values based on the measured data eye
sizes.
Un récepteur périodique de communication de données inclut une entrée de données périodique et une résistance d'arrêt, qui est couplée à l'entrée de données périodique et est variable sur une gamme des valeurs de résistance d'arrêt. Un circuit d'égaliseur est couplé à l'entrée de données périodique et a un résultat de données périodique égalisé. D'abord et en second lieu des circuits de verrou de capture sont couplés au rendement de données périodique égalisé, dans une boucle phase-verrouillée, et ont les sorties de données d'abord et en second lieu récupérées, respectivement. Un circuit de commande de résistance d'arrêt mesure une taille d'oeil de données du rendement de données périodique égalisé basé sur le premier et les deuxièmes sorties de données récupérées sur la gamme de la résistance d'arrêt évalue et place la résistance d'arrêt à une des valeurs de résistance d'arrêt basées sur les tailles mesurées d'oeil de données.
