SDRAM read prefetch from multiple master devices

   
   

Improved performance for data read operation is achieved in a read buffer that receives and stores requested information in response to read requests from multiple requesting master devices. A full cache line of data is read from the memory device into the read buffer in response to any read request. The requested data and any additional data within the retrieved cache line is available to any requesting master device in zero wait states. In addition, a next cache line of data is retrieved concurrently while the previously stored data is provided to the requesting master pursuant to the original read request. Subsequent read requests that matches any data stored in the read buffer is provided pursuant to a subsequent read request in zero wait states.

Η βελτιωμένη απόδοση για διαβασμένη τη στοιχεία λειτουργία επιτυγχάνεται σε έναν διαβασμένο απομονωτή που λαμβάνει και αποθηκεύει τις ζητούμενες πληροφορίες σε απάντηση στα διαβασμένα αιτήματα από το πολλαπλάσιο ζητώντας τις κύριες συσκευές. Μια πλήρης γραμμή κρύπτης στοιχείων διαβάζεται από τη συσκευή μνήμης στο διαβασμένο απομονωτή σε απάντηση σε οποιοδήποτε διαβασμένο αίτημα. Το ζητούμενο στοιχείο και οποιοδήποτε πρόσθετο στοιχείο μέσα στην ανακτημένη γραμμή κρύπτης είναι διαθέσιμα σε οποιαδήποτε κύρια συσκευή αίτησης σε μηδέν περιμένουν τα κράτη. Επιπλέον, μια επόμενη γραμμή κρύπτης στοιχείων ανακτάται ταυτόχρονα ενώ το προηγουμένως αποθηκευμένο στοιχείο παρέχεται στο ζητώντας κύριο σύμφωνα με το αρχικό διαβασμένο αίτημα. Τα επόμενα διαβασμένα αιτήματα που ταιριάζει με οποιαδήποτε στοιχεία που αποθηκεύονται στο διαβασμένο απομονωτή παρέχονται σύμφωνα με ένα επόμενο διαβασμένο αίτημα σε μηδέν περιμένουν τα κράτη.

 
Web www.patentalert.com

< High performance interprocess communication

< Automatic READ latency calculation without software intervention for a source-synchronous interface

> Method for reducing tuning etch in a clock-forwarded interface

> Method and system for creating a customized support package for an FPGA-based system-on-chip (SoC)

~ 00117