Power supply network analyzing method, computer program for executing the method, storage medium and power supply network analyzing apparatus

   
   

Disclosed are a suitable power supply network analyzing method which executes power supply network analysis of a large-scale circuit in a short period of time with fewer computer hardware resources, a computer program which executes the power supply network analyzing method, a storage medium and a power supply network analyzing apparatus. An entire net list is extracted by converting circuit elements to current sources and dividing power supply lines into resistor elements, based on design information and physical information. Next, a portion of the power supply network which includes the current sources and in which the resistor elements are connected in series is selected. A partial net list is extracted to execute circuit compression by allocating the current sources to circuit elements in the selected portion. Then, the compressed net list is set in the entire net list to simplify the entire net list and power supply network analysis is performed. In case where analysis of the partial net list has not been completed, the results of the analysis of the entire net list is set to both end nodes and analysis is executed again. This can ensure hierarchical analysis.

È rilevata una rete adatta del gruppo di alimentazione che analizza il metodo che esegue l'analisi di rete del gruppo di alimentazione di un circuito su grande scala in un periodo di tempo corto con poche risorse di fissaggi del calcolatore, un programma destinato all'elaboratore che esegue la rete del gruppo di alimentazione che analizza il metodo, uno strumento di memorizzazione e una rete del gruppo di alimentazione che analizzano l'apparecchio. Un'intera lista netta è estratta convertendo gli elementi del circuito in fonti correnti e dividendo le linee del gruppo di alimentazione negli elementi del resistore, basati sulle informazioni di disegno e sulle informazioni fisiche. Dopo, una parte della rete del gruppo di alimentazione in che include le fonti correnti ed in quale gli elementi del resistore sono collegati in serie è selezionata. Una lista netta parziale è estratta per eseguire la compressione del circuito assegnando le fonti correnti agli elementi del circuito nella parte selezionata. Allora, la lista netta appiattita è regolata nell'intera lista netta per facilitare l'intera lista netta e l'analisi di rete del gruppo di alimentazione è effettuata. Nel caso dove l'analisi della lista netta parziale non è stata completata, i risultati dell'analisi di intera lista netta è regolato a sia i nodi che l'analisi di conclusione è eseguito ancora. Ciò può accertare l'analisi gerarchica.

 
Web www.patentalert.com

< Implementation of an assertion check in ATPG models

< SEMICONDUCTOR INSPECTING SYSTEM, SEMICONDUCTOR DEFECT ANALYZING SYSTEM, SEMICONDUCTOR DESIGN DATA MODIFYING SYSTEM, SEMICONDUCTOR INSPECTING METHOD, SEMICONDUCTOR DEFECT ANALYZING METHOD, SEMICONDUCTOR DESIGN DATA MODIFYING METHOD, AND COMPUTER READABLE RECORDED MEDIUM

> Apparatus and method for removing effects of phase abstraction from a phase abstracted trace

> Programming programmable logic devices using hidden switches

~ 00116