Method of using filler metal for implementing changes in an integrated circuit design

   
   

A method is provided for fabricating an integrated circuit having a logical function. The method includes fabricating first and second routing layer masks and a first via mask. The first routing layer mask includes power supply segments and signal segments. The second routing layer mask includes signal segments and filler segments, wherein the filler segments are located in unused areas of the second routing layer mask. The first via mask defines vias that electrically couple the filler segments to the power supply segments. If the logical function is changed after the masks have been fabricated, a second via mask is fabricated. The second via mask decouples a filler segment from the power supply segments and couples the filler segment to a signal segment defined by the first routing layer mask to implement the logical function change. The integrated circuit is then fabricated with the first and second routing layer masks and the second via mask.

Een methode wordt voor het vervaardigen van een geïntegreerde schakeling verstrekt die een logische functie heeft. De methode omvat het vervaardigen eerst en tweede het leiden laagmaskers en eerste via masker. Het eerste het leiden laagmasker omvat de segmenten van de machtslevering en signaalsegmenten. Het tweede het leiden laagmasker omvat signaalsegmenten en vullersegmenten, waarin de vullersegmenten op ongebruikt gebied van het tweede het leiden laagmasker worden gevestigd. Eerste via masker bepaalt vias die elektrisch de vullersegmenten aan de segmenten van de machtslevering koppelen. Als de logische functie wordt veranderd nadat de maskers zijn vervaardigd, wordt een seconde via masker vervaardigd. Tweede via masker koppelt een vullersegment van de segmenten van de machtslevering los en koppelt het vullersegment aan een signaalsegment dat door het eerste het leiden laagmasker wordt bepaald de logische functieverandering uit te voeren. De geïntegreerde schakeling wordt dan vervaardigd met de eerste en tweede het leiden laagmaskers en tweede via masker.

 
Web www.patentalert.com

< Active trace rerouting

< System for simplifying the programmable memory to logic interface in FPGA

> Method and apparatus for securing a secure processor

> System and method for data processing by executing a security program routine initially stored in a protected part of irreversibly blocked memory upon start-up

~ 00116