An SAR ADC is operated by sampling an input voltage and redistributing a
corresponding charge among the coupling capacitor and a plurality of
binarily weighted capacitors of a CDAC array to produce a first voltage on
a charge summing conductor. A successive approximation bit
testing/conversion operation is performed at a first speed on a first
group of bits, beginning with the MSB, to determine the bits of the first
group with at least a first level of accuracy. A first error correction
operation includes performing a bit testing/conversion operation on a last
bit of the first group at a second speed which is lower than the first
speed to determine the bits of the first group at least a second level of
accuracy which is more accurate than the first level of accuracy. Both the
voltage on the charge summing conductor and the bits of the group are
incremented or decremented as necessary to elevate the level of accuracy
of bits of the first group to at least the second level of accuracy.
Sar adc эксплуатируется путем пробовать ввод напряжения и перераспределять соответствуя обязанность среди конденсатора соединения и множественность binarily утяжеленных конденсаторов блока CDAC для того чтобы произвести первое напряжение тока на обязанности суммируя проводника. Последовательная деятельность бита testing/conversion приближения выполнена на первой скорости на первой группе в составе биты, начиная с MSB, обусловливать биты первой группы с по крайней мере первым уровнем точности. Первая деятельность исправления ошибки вклюает выполнять деятельность бита testing/conversion на последнем бите первой группы на вторую скорость более низко чем первая скорость для того чтобы обусловить биты первой группы по крайней мере второй уровень точности более точно чем первый уровень точности. И напряжение тока на обязанности суммируя проводника и биты группы инкрементированы или декрементированы по необходимости для того чтобы повысить уровень точности битов первой группы к по крайней мере второму уровню точности.
