A system and method of evaluating cache coherency protocols and algorithms
in scalable symmetric multiple processor computer systems. The system
includes scalable 32-byte or larger cache lines wherein one specific byte
in the cache line is assigned for write and read transactions for each
specific 32-bit processor. The method includes steps to ensure each 32-bit
processor writes and reads to and from the specific byte in the cache line
assigned to that 32-bit processor.
Ein System und eine Methode des Auswertens von von von von Pufferspeicherkohärenzprotokollen und -algorithmen in den scalable symmetrischen mehrfachen Prozessorcomputersystemen. Das System schließt scalable 32-byte mit ein, oder größere Pufferspeicherlinien, worin ein spezifisches Byte in der Pufferspeicherlinie für zugewiesen wird, schreiben und lesen Verhandlungen für jeden spezifischen 32-bit Prozessor. Die Methode schließt Schritte ein, um jeden 32-bit Prozessor sicherzustellen schreibt und liest nach und von dem spezifischen Byte in der Pufferspeicherlinie, die diesem 32-bit Prozessor zugewiesen wird.
