Method and system for privilege-level-access to memory within a computer

   
   

Method and system for controlling areas of memory within a computer system to routines executing at a specific privilege levels in a modern computer architecture featuring protection keys, operating-system-routine calls and interrupts result in promotion of the current privilege level to the highest privilege level prior to dispatch to an operating system routine with concomitant demotion of the CPL Current Privilege Level to operating-system-privilege level. By partitioning the 24-bit protection queue space into multiple protection-key domains, each protection-key domain associated with a privilege level, and by invalidating protection-key registers during each protection of the current privilege level to a higher privilege level, regions of memory are provided that can only be accessed by routines running at low privilege levels and by routines at the highest privilege level, but not accessible to routines running at intermediate privilege levels.

La méthode et le système pour des zones de contrôle de mémoire dans un système informatique aux routines s'exécutant à un privilège de détail nivelle dans une architecture d'ordinateur moderne comportant des clefs de protection, l'actionner-système-routine appelle et interrompt le résultat dans la promotion du niveau courant de privilège au niveau le plus élevé de privilège avant l'expédition à une routine de logiciel d'exploitation avec la dégradation concomitante du niveau courant COMPLET d'actionner-système-privilège de niveau de privilège. En divisant l'espace de file d'attente de la protection 24-bit dans des domaines multiples de protection-clef, chaque domaine de protection-clef s'est associé à un niveau de privilège, et en infirmant des registres de protection-clef pendant chaque protection du niveau courant de privilège à un niveau plus élevé de privilège, les régions de la mémoire sont à condition que puisse seulement être consulté par des routines courir aux niveaux bas de privilège et par des routines au niveau le plus élevé de privilège, mais non accessible aux routines courir au privilège intermédiaire nivelle.

 
Web www.patentalert.com

< Computer system having peripheral device look

< Apparatus and method for conditionally flushing a pipeline upon a failure of a test condition

> Method for evaluation of scalable symmetric multiple processor cache coherency protocols and algorithms

> Multi-processor computer system with lock driven cache-flushing system

~ 00115