Method of masking corrupt bits during signature analysis and circuit for use therewith

   
   

A method of masking corrupt bits in test response pattern scan chains in an integrated circuit, comprising loading and applying a set of test patterns in the scan chains so as to obtain corresponding test response patterns; and masking bits of the test response patterns located in scan chains identified by a chain mask and at a position identified by a position mask.

Een methode van maskerende corrupte beetjes in het patroon van de testreactie tast kettingen in een geïntegreerde schakeling af, bestaand uit lading en toepassend een reeks testpatronen in de aftastenketens om de overeenkomstige patronen van de testreactie te verkrijgen; en maskerende beetjes patronen van de testreactie die in aftastenketens worden gevestigd die door een kettingsmasker en bij een positie worden geïdentificeerd die door een positiemasker wordt geïdentificeerd.

 
Web www.patentalert.com

< Method and system for bypassing memory controller components

< Three level direct communication connections between neighboring multiple context processing elements

> Apparatus and methods for providing coordinated and personalized application and data management for resource-limited mobile devices

> SYSTEM FOR SYNCHRONIZED POWER SUPPLY CONTROL OVER A PLURALITY OF ELECTRONIC DEVICES BY DETERMINING WHETHER ANY ONE OF THE ELECTRONIC DEVICES CONFORMS TO A PREDETERMINED CONDITION AND SYNCHRONOUSLY SWITCHING ON OR OFF EACH DEVICE THAT SATISFIES THE PREDETERMINED CONDITION

~ 00115