A memory system that includes a dynamic random access memory (DRAM) cell
including an access transistor and a capacitor structure fabricated in a
semiconductor substrate. The capacitor structure is fabricated by forming
a cavity in a shallow trench isolation region, thereby exposing a sidewall
region of the substrate below the upper surface of the substrate. A
dielectric layer is formed over the upper surface and the sidewall region
of the substrate. A polysilicon layer is formed over the dielectric layer
and patterned to form a capacitor electrode of the capacitor structure
that extends over the upper surface and the sidewall region of the
substrate. The capacitor electrode is partially recessed below the upper
surface of the substrate. The polysilicon layer is also patterned to form
the gate electrode of the access transistor.
Een geheugensysteem dat een cel dynamische van het directe toeganggeheugen (DRAM) met inbegrip van een toegangstransistor en een condensator omvat structureert vervaardigd in een halfgeleidersubstraat. De condensatorstructuur wordt vervaardigd door een holte in een ondiep gebied van de geulisolatie te vormen, daardoor blootstellend een zijwandgebied van het substraat onder de hogere oppervlakte van het substraat. Een diëlektrische laag wordt gevormd over de hogere oppervlakte en het zijwandgebied van het substraat. Een polysilicon laag wordt gevormd meer dan de diëlektrische laag en gevormd om een condensatorelektrode van de condensatorstructuur te vormen die zich over de hogere oppervlakte en het zijwandgebied van het substraat uitbreidt. De condensatorelektrode wordt gedeeltelijk in een nis gezet onder de hogere oppervlakte van het substraat. De polysilicon laag is ook gevormd om de poortelektrode van de toegangstransistor te vormen.
