Checkerboard parity techniques for a multi-pumped bus

   
   

Checkerboard parity techniques are disclosed. In one embodiment, a bus agent has a multi-pumped interface to generate in N elements in N phases. Each element includes N sub-elements, each sub-element being a fixed portion of an element. A parity generation circuit generates parity signals that are each a function of N sub-elements, a different sub-element from each phase.

As técnicas da paridade do tabuleiro de damas são divulgadas. Em uma incorporação, um agente da barra-ônibus tem uma relação multi-bombeada a gerar em elementos de N em fases de N. Cada elemento inclui sub-elements de N, cada sub-element que é uma parcela fixa de um elemento. Um circuito da geração da paridade gera os sinais que são cada uma função de sub-elements de N, um sub-element diferente da paridade de cada fase.

 
Web www.patentalert.com

< System and method for providing forward progress and avoiding starvation and livelock in a multiprocessor computer system

< Time stamping method using time delta in key certificate

> Accessing a ERP application over the internet using strongly typed declarative language files

> Segmented distributed memory module cache

~ 00113