An improvement to a conventional multistage pipelined Analog-to-Digital
Converter (ADC) 1, the improvement directed to canceling noise resultant
from component mismatch. The improved ADC 2 uses in at least a first, and
preferably two, stages 21, 22: (i) a flash DAC 212, 222 of a dynamic
element matching (DEM) type producing, as well as an associated
intermediate analog signal, random bits and parity bits; (ii) a Digital
Noise Cancellation (DNC) logic circuit 217, 227, receiving the random bits
and the parity bits and a digitized residue sum of the digital output
signals arising from all stages beyond a stage of which the DNC logic
circuit 217, 227 is a part, so as to produce an error estimate for the
stage; and (iii) a subtractor 218, 228 subtracting the error estimates of
the DNC logic circuits 217, 227 from the combined digital output signal of
all higher stages 22-24 in order to produce a corrected ADC digital output
signal.
Une amélioration à un convertisseur Analogue-à-Numérique canalisé à plusieurs étages conventionnel (CDA) 1, l'amélioration a dirigé vers décommander la résultante de bruit de la disparité composante. Les utilisations améliorées de CDA 2 dans au moins une première, et de préférence deux, met en scène 21, 22 : (i) un flash DAC 212, 222 d'un type assorti d'élément dynamique (DEM) produisant, aussi bien qu'un signal analogue intermédiaire associé, le peu aléatoire et les bits de parité ; (ii) un circuit logique de l'annulation de bruit de Digital (DNC) 217, 227, recevant le peu aléatoire et les bits de parité et une somme digitalisée de résidu des signaux de sortie numériques surgissant de toutes les étapes au delà d'une étape de laquelle le circuit logique de DNC 217, 227 est une partie, afin de produire une évaluation d'erreur pour l'étape ; et (iii) un subtractor 218, 228 soustrayant les évaluations d'erreur des circuits logiques de DNC 217, 227 du signal de sortie numérique combiné de toutes les étapes plus élevées 22-24 afin de produire un signal de sortie numérique corrigé de CDA.
