A memory circuit (14) having features specifically adapted to permit the
memory circuit (14) to serve as a video frame memory is disclosed. The
memory circuit (14) contains a dynamic random access memory array (24)
with buffers (18, 20) on input and output data ports (22) thereof to
permit asynchronous read, write and refresh accesses to the memory array
(24). The memory circuit (14) is accessed both serially and randomly. An
address generator (28) contains an address buffer register (36) which
stores a random access address and an address sequencer (40) which
provides a stream of addresses to the memory array (24). An initial
address for the stream of addresses is the random access address stored in
the address buffer register (36).
Un circuito di memoria (14) che fa adattarsi le caratteristiche specificamente per consentire il circuito di memoria (14) di servire da video memoria della struttura è rilevato. Il circuito di memoria (14) contiene un allineamento dinamico di memoria di accesso casuale (24) con gli amplificatori (18, 20) su input e sugli orificii di dati dell'uscita (22) di ciò per consentire indicato asincrono, per scrivere e rinfrescare gli accessi all'allineamento di memoria (24). Il circuito di memoria (14) è raggiunto in serie che a caso sia. Un generatore di indirizzo (28) contiene un registro dell'amplificatore di indirizzo (36) che immagazzina un indirizzo di accesso casuale e un continuatore di indirizzo (40) che fornisce un flusso degli indirizzi all'allineamento di memoria (24). Un indirizzo iniziale per il flusso degli indirizzi è l'indirizzo di accesso casuale immagazzinato nel registro dell'amplificatore di indirizzo (36).
