When a clock reproduction circuit (6) is locked, a phase comparator (9)
detects a level difference .DELTA.E between a zero crossing point and a
true 0 level. The level difference .DELTA.E represents an offset level and
is output as an offset detection signal. After being planarized in the LPF
(12), the level difference .DELTA.E is input to adders (14) and (15) so as
to cancel a DC offset.
Quand un circuit de reproduction d'horloge (6) est verrouillé, un comparateur de phase (9) détecte un DELTA.E de différence de niveau entre un point de passage à zéro et des 0 niveaux vrai. Le DELTA.E de niveau de différence représente un niveau excentré et est produit comme signal excentré de détection. Après avoir été planarized dans le LPF (12), le DELTA.E de niveau de différence est entré dans des additionneurs (14) et (15) afin de décommander un excentrage de C.C.
