Processor having a conditional branch extension of an instruction set architecture

   
   

A processor having a conditional branch extension of an instruction set architecture which incorporates a set of high performance floating point operations. The instruction set architecture incorporates a variety of data formats including single precision and double precision data formats, as well as the paired-single data format that allows two simultaneous operations on a pair of operands. The extension includes instructions directed to branching if, for example, either one of two condition codes is false or true, if any of three condition codes are false or true, or if any one of four condition codes are false or true.

Ένας επεξεργαστής που έχει μια υπό όρους επέκταση κλάδων μιας αρχιτεκτονικής συνόλου οδηγίας που ενσωματώνει ένα σύνολο διαδικασιών κινητής υποδιαστολής υψηλής απόδοσης. Η αρχιτεκτονική συνόλου οδηγίας ενσωματώνει ποικίλα σχήματα στοιχείων συμπεριλαμβανομένης της ενιαίας ακρίβειας και τα διπλά σχήματα στοιχείων ακρίβειας, καθώς επίσης και το ζευγαρώνω-ενιαίο σχήμα στοιχείων που επιτρέπει δύο ταυτόχρονες διαδικασίες σε ένα ζευγάρι των τελεστέων. Η επέκταση περιλαμβάνει τις οδηγίες που κατευθύνονται στη διακλάδωση εάν, παραδείγματος χάριν, είτε ο ένας από δύο κώδικες όρου είναι ψεύτικος είτε αληθινός, εάν οποιοιδήποτε από τρεις κώδικες όρου είναι ψεύτικοι ή αληθινοί, ή εάν οποιοσδήποτε από τέσσερις κώδικες όρου είναι ψεύτικοι ή αληθινοί.

 
Web www.patentalert.com

< Electronic apparatus comprising a memory protection device and method of protecting data in a memory

< Method and apparatus for processing physiological data

> Host apparatus for simulating two way connectivity for one way data streams

> Configuring both a programmable logic device and its embedded logic with a single serialized configuration bit stream

~ 00110