Method and apparatus for causing computer system interconnection to be in the same state each time test code is executed

   
   

A method and apparatus are disclosed for improving the repeatability of a system during testing by ensuring that the machine state remains the same on every test. In particular, the system ensures that the polling block of a cross-bar chip is reset to the same point in the polling sequence and to the same port upon the start of every test. The system uses a global framing clock ("GFC") as a common timing reference. Before executing test code, the system becomes idle and waits for a rising edge of the GFC. The system then sends a message across existing links from the monarch processor performing the test to a cache controller chip. The cache controller chip waits for a GFC edge and then sends a reset message to the cross-bar chip to reset the CSR polling block. The cross-bar chip receives the signal and resets the CSR polling block.

Een methode en een apparaat worden onthuld voor het verbeteren van de herhaalbaarheid van een systeem tijdens het testen door ervoor te zorgen dat de machinestaat het zelfde op elke test blijft. In het bijzonder zorgt het systeem ervoor dat het opiniepeilingsblok van een dwarsbalkspaander aan het zelfde punt in de opiniepeilingsopeenvolging en aan de zelfde haven op het begin van elke test wordt teruggesteld. Het systeem gebruikt een globale ontwerpende klok ("GFC") als gemeenschappelijke timingsverwijzing. Alvorens testcode uit te voeren, wordt het systeem nutteloos en wacht op een toenemende rand van GFC. Het systeem verzendt dan een bericht over bestaande verbindingen van de monarchbewerker die de test uitvoert naar een spaander van het geheim voorgeheugencontrolemechanisme. De spaander van het geheim voorgeheugencontrolemechanisme wacht op een rand GFC en verzendt dan een het terugstellenbericht naar de dwarsbalkspaander om het CSR opiniepeilingsblok terug te stellen. De dwarsbalkspaander ontvangt het signaal en stelt het CSR opiniepeilingsblok terug.

 
Web www.patentalert.com

< Method and an apparatus for adjusting clock signal to sample data

< System, machine, and method for maintenance of mirrored datasets through surrogate writes during storage-area network transients

> Circuit for allowing data return in dual-data formats

> System and method for generating cache coherence directory entries and error correction codes in a multiprocessor system

~ 00109