Disclosed is a designed-circuit-verifying method for verifying an LSI or a
wiring-substrate circuit with ease at the design stage of the circuit. An
analysis based on simulation of a circuit allows electrical
characteristics of a designed circuit to be detected at a design stage and
compared with reference data. In accordance with a result of the
comparison, an item to be corrected, the location of the item and other
information on the item can be identified. In addition, since details of
the correction can be displayed at an identified position on the designed
circuit, the design of the circuit can be corrected. Thus, the design
efficiency of the circuit can be improved.
Αποκαλύπτεται μια μέθοδος σχεδιάζω-κύκλωμα-επαλήθευσης για lsi ή ένα κύκλωμα συνδέω με καλώδιο-υποστρωμάτων με την ευκολία στο στάδιο σχεδίου του κυκλώματος. Μια ανάλυση βασισμένη στην προσομοίωση ενός κυκλώματος επιτρέπει στα ηλεκτρικά χαρακτηριστικά ενός σχεδιασμένου κυκλώματος για να ανιχνευθεί σε ένα στάδιο σχεδίου και να συγκριθεί με τα στοιχεία αναφοράς. Σύμφωνα με ένα αποτέλεσμα της σύγκρισης, ένα στοιχείο που διορθώνονται, η θέση του στοιχείου και άλλες πληροφορίες για το στοιχείο μπορούν να προσδιοριστούν. Επιπλέον, δεδομένου ότι οι λεπτομέρειες της διόρθωσης μπορούν να επιδειχθούν σε μια προσδιορισμένη θέση στο σχεδιασμένο κύκλωμα, το σχέδιο του κυκλώματος μπορεί να διορθωθεί. Κατά συνέπεια, η αποδοτικότητα σχεδίου του κυκλώματος μπορεί να βελτιωθεί.
