Method and apparatus for encoding a bus to minimize simultaneous switching outputs effect

   
   

A bus has a first set of data lines and a second set of data lines. In an embodiment, the bus has a selector circuit to count the number of data lines in the first set of data lines and second set of data lines that have a certain value and to select one set of data lines to be inverted based on the count. In an embodiment, the bus has a first inverter to invert the set of data lines selected and a second inverter to re-invert the set of data lines selected at a receiver based on the value of an added control line.

Uma barra-ônibus tem um primeiro jogo de linhas de dados e um segundo jogo de linhas de dados. Em uma incorporação, a barra-ônibus tem um circuito do seletor para contar o número de linhas de dados no primeiro jogo de linhas de dados e ajustar-se das linhas de dados que têm algum valor e selecionar em segundo um jogo de linhas de dados para ser invertido basearam na contagem. Em uma incorporação, a barra-ônibus tem um primeiro inversor para inverter o jogo das linhas de dados selecionadas e um segundo inversor re-inverte o jogo das linhas de dados selecionadas em um receptor baseado no valor de uma linha adicionada do controle.

 
Web www.patentalert.com

< Method and mechanism to use a cache to translate from a virtual bus to a physical bus

< Front end system having multiple decoding modes

> Computer system employing multiple board sets and coherence schemes

> Cache configured to read evicted cache block responsive to transmitting block's address on interface

~ 00108