A method is disclosed for resolving timing violations in a circuit design
by adding de-racing buffers that slow selected signals to ensure that the
signals do not arrive at a recipient state element too soon. A circuit
design stored in memory has data including connectivity and timing
information. This information is extracted to identify state elements with
paths having min-time violations. The method attempts to resolve the
min-time violations by inserting a de-racer at an instance at the end of
the path, nearest the recipient state element. If the de-racer cannot be
added, the method backtraces upstream along the path to the inputs of the
next circuit element. The method attempts to de-race the instance by
determining whether a de-racer would create a critical path. If any of the
instances of the inputs cannot be de-raced, then the method backtraces
again to the next upstream circuit element.
Метод показан для разрешая нарушений времени в конструкции цепи путем добавлять де-ucastvu4 в гонке буфера те медленные выбранные сигналы обеспечить что сигналы не приедут в реципиентный элемент положения слишком скоро. Конструкция цепи, котор хранят в памяти имеет данные включая данные по connectivity и времени. Эта информация извлечена для того чтобы определить элементы положения при курсы имея нарушения минут-vremeni. Метод пытает разрешить нарушения минут-vremeni путем вводить де-gon5ika на примере на конце курса, наиболее почти реципиентного элемента положения. Если де-gon5ika можно добавить, то backtraces метода перед вдоль курса к входным сигналам следующего элемента цепи. Метод пытает де-gonku пример путем обусловливать создал ли де-gon5ik критический путь. Если любой из примеров входных сигналов можно де-ucastvovat6 в гонке, то backtraces метода снова к следующему элементу в верхней части потока цепи.
