In the present invention, ferroelectric memory devices using a
ferroelectric planarization layer and methods of fabricating the same are
disclosed. According to the method of the present invention, a conductive
layer is formed on an interlayer insulation layer having a contact plug
and patterned to form capacitor bottom electrode patterns. A ferroelectric
layer for planarization is formed to fill a space between the bottom
electrode patterns, and then another ferroelectric layer for a capacitor
is formed on the bottom electrode pattern and the ferroelectric layer for
planarization.
Dans la présente invention, des blocs de mémoires ferroelectric en utilisant une couche ferroelectric de planarization et des méthodes de fabriquer la même chose sont révélés. S'accordant à la méthode de la présente invention, une couche conductrice est formée sur une couche d'isolation de couche intercalaire ayant une prise de contact et modelée pour former des modèles d'électrode de sole de condensateur. Une couche ferroelectric pour le planarization est formée pour remplir espace entre les modèles d'électrode de sole, et alors une autre couche ferroelectric pour un condensateur est formée sur le modèle d'électrode de sole et la couche ferroelectric pour le planarization.
