Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era

   
   

A process is described for shrinking gate lengths and poly interconnects simultaneously during the fabrication of an integrated circuit. A positive tone photoresist is coated on a substrate and is first exposed with an alternating phase shift mask that has full size scattering bars which enable a gate dimension to be printed that is 1/4 to 1/2 the size of the exposing wavelength. The substrate is then exposed using a tritone attenuated phase shift mask with a chrome blocking area to protect the shrunken gates and attenuated areas with scattering bars for shrinking the interconnect lines. Scattering bars are not printed in the photoresist pattern. The process affords higher DOF, lower OPE, and less sensitivity to lens aberrations than conventional lithography methods. A data processing flow is provided which leads to a modified GDS layout for each of the two masks. A system for producing phase shifting layout data is also included.

Un processo è descritto per le lunghezze restringenti del cancello e poli collega simultaneamente durante la lavorazione di un circuito integrato. Un photoresist positivo di tono è rivestito su un substrato ed in primo luogo è esposto con una mascherina alternata di sfasamento che ha barre 100% di dispersione che permettono ad una dimensione del cancello di essere stampate che è 1/4 - 1/2 il formato della lunghezza d'onda esponente. Il substrato allora è esposto usando una mascherina attenuata tritone di sfasamento con un bicromato di potassio che ostruisce la zona per proteggere i cancelli ristretti e le zone attenuate con la dispersione delle barre per il restringimento delle linee di interconnessione. Spargendo le barre non sono stampate nel modello del photoresist. Il processo si permette l'più alto DOF, OPE più basso e meno sensibilità alle aberrazioni dell'obiettivo che i metodi convenzionali di litografia. Un flusso dell'elaborazione dei dati è fornito che conduce ad una disposizione modificata di GDS per ciascuna delle due mascherine. Un sistema per la redazione dei dati della disposizione di sfasamento inoltre è incluso.

 
Web www.patentalert.com

< Variable detail automatic invocation of transistor level timing for application specific integrated circuit static timing analysis

< Delay correlation analysis and representation for vital complaint VHDL models

> Processor with programmable addressing modes

> System and method for performing design rule check

~ 00105