Method and apparatus for interrupt redirection for arm processors

   
   

Disclosed herein is an interrupt redirection apparatus and method for inter-processor communication. The apparatus includes a plurality of ARM processors, a vectored interrupt controller, an interrupt command register, an interrupt data register for designating the contents of each interrupt, an interrupt signal generation unit, and a bus interface unit used for providing read and write accesses of both the interrupt command register and the interrupt data register. The vectored interrupt controller for receiving interrupts generated by hardware for performing a specific function under the control of each ARM processor and interrupts generated by peripheral hardware, and transferring each interrupt as each interrupt request signal to an ARM processor designated as a master processor. The interrupt command register designates targets and kinds of each interrupt to perform a function for receiving an interrupt redirection command and activating an interrupt request signal. The interrupt signal generation unit reads the contents and activates an interrupt request signal.

São divulgados nisto um instrumento e um método do redirection da interrupção para uma comunicação do inter-processador. O instrumento inclui um plurality de processadores do BRAÇO, um controlador de interrupção vectored, um registo do comando da interrupção, uns dados da interrupção registam designando os índices de cada interrupção, de uma unidade da geração do sinal da interrupção, e de uma unidade da relação de barra-ônibus usada fornecendo lidas e escrevem a acessos de ambos o registo do comando da interrupção e os dados da interrupção registam. O controlador de interrupção vectored para receber as interrupções geradas pela ferragem para executar uma função específica sob o controle de cada processador do BRAÇO e as interrupções geradas pela ferragem periférica, e transferir cada interrupção como cada sinal de pedido da interrupção a um processador do BRAÇO designado como um processador mestre. O registo do comando da interrupção designa alvos e tipos de cada interrupção para executar uma função para receber um comando do redirection da interrupção e ativar um sinal de pedido da interrupção. A unidade da geração do sinal da interrupção lê os índices e ativa um sinal de pedido da interrupção.

 
Web www.patentalert.com

< Communication apparatus, image processing apparatus, communication system, communication method, image processing method and storage medium

< Write and erase protection in a synchronous memory

> Method and system for compiling circuit designs

> Data mining application programming interface

~ 00105