Process for fast cell placement in integrated circuit design

   
   

A process for re-designing IC chips by altering the positions of cells from a first to a second IC chip layout. An x,y grid is established for the first and second IC layouts such that each cell has identifying x,y coordinates in the first layout. Columns are established in the second layout based on the bounds of the second layout in the x-direction. The cells are sorted to the columns in the order of cell x-coordinates to establish new x-coordinates for each cell based on the x-coordinates of the respective column. The cells are sorted in each column to establish y-coordinates for each cell based on the height of the cells in the column and the height of the column.

Un processus pour remodeler l'IC ébrèche en changeant les positions des cellules d'une première à une deuxième disposition de morceau d'IC. Une grille de x,y est établie pour le premier et les deuxièmes dispositions d'IC tels que chaque cellule a identifier x,y coordonne dans la première disposition. Des colonnes sont établies dans la deuxième disposition basée sur les limites de la deuxième disposition dans la x-direction. Les cellules sont assorties aux colonnes dans l'ordre de la cellule x-coordonne pour établir nouveau x-coordonne pour chaque cellule basée sur x-coordonne de la colonne respective. Les cellules sont assorties dans chaque colonne pour établir y-coordonne pour chaque cellule basée sur la taille des cellules dans la colonne et la taille de la colonne.

 
Web www.patentalert.com

< Test circuit of semiconductor integrated circuit

< System and method for estimating power consumption of a circuit thourgh the use of an energy macro table

> System and method for eliminating write back to register using dead field indicator

> System and method for processing power management signals in a peer bus architecture

~ 00103