Reducing agent for high-K gate dielectric parasitic interfacial layer

   
   

A semiconductor device and a process for fabricating the device, the process including steps of depositing on the silicon substrate a layer comprising at least one high-K dielectric material, whereby a quantity of silicon dioxide is formed at an interface between the silicon substrate and the high-K dielectric material layer; depositing on the high-K dielectric material layer a layer of a metal; and diffusing the metal through the high-K dielectric material layer, whereby the metal reduces at least a portion of the silicon dioxide to silicon and the metal is oxidized to form a dielectric material having a K value greater than silicon dioxide. In another embodiment, the metal is implanted into the interfacial layer. A semiconductor device including such metal layer and implanted metal is also provided.

Un dispositivo de semiconductor y un proceso para fabricar el dispositivo, el proceso incluyendo pasos de depositar en el substrato del silicio a la capa que abarca por lo menos un material dieléctrico alto-K, por el que una cantidad de dióxido del silicio esté formada en un interfaz entre el substrato del silicio y la capa material dieléctrica alta-K; depositando en la capa material dieléctrica alta-K a la capa de un metal; y difundir el metal con la capa material dieléctrica alta-K, por el que el metal reduzca por lo menos una porción del dióxido del silicio al silicio y al metal se oxida para formar un material dieléctrico que tiene un valor de K mayor que el dióxido del silicio. En otra encarnación, el metal se implanta en la capa diedra. Un dispositivo de semiconductor incluyendo tal capa del metal y metal implantado también se proporciona.

 
Web www.patentalert.com

< Polishing composition for metal CMP

< Process for preparing decorative surface materials having a decorative pattern

> Method for the production of polyamides

> Layered silicate catalysts pillared with metal oxide

~ 00103