A register for a computer processor removes the parity check from the
critical path of CPU operation, and delays the parity check to the next
immediate clock cycle. The register has a memory array, and read and write
decoders for accessing the memory array using select lines. The select
lines are also connected to read and write address latches which are used
to index a parity bit array. When a value is written to, or read from, the
memory array, its corresponding parity bit is calculated and either stored
in the parity bit array (for a write operation), or compared to an
existing parity bit array entry (for a read operation). The parity check
is performed on a copy of the value contained in a read data latch or a
write data latch. Each data latch has an input connected to a respective
read or write port of the memory array. The latches delay the parity check
by only one cycle.
Ein Register für einen Computerprozessor entfernt die Paritätsprüfung vom kritischen Weg des CPU Betriebes und verzögert die Paritätsprüfung zum folgenden sofortigen Taktgeberzyklus. Das Register hat eine Gedächtnisreihe, und gelesen und schreibt Decoder für das Zugänglich machen der Gedächtnisreihe mit auserwählten Linien. Die auserwählten Linien werden auch angeschlossen, um Adreßzwischenspeicher zu lesen und zu schreiben, die benutzt werden, um eine Parität Bitmatrix zu registrieren. Wenn ein Wert zu geschrieben wird oder von gelesen, wird die Gedächtnisreihe, seine entsprechende Parität Spitze und entweder gespeichert in der Parität Bitmatrix (für einen schreibenbetrieb) errechnet, oder mit einer vorhandenen Parität Bitmatrixeintragung verglichen (für einen Lesevorgang). Die Paritätsprüfung wird an einer Kopie des Wertes durchgeführt, der in einem gelesene getakteten D-Flipflop oder in einem schreibengetakteten D-Flipflop enthalten wird. Jedes getaktete D-Flipflop hat einen Eingang, der an jeweiliges gelesen angeschlossen wird oder schreibt Tor der Gedächtnisreihe. Die Verriegelungen verzögert die Paritätsprüfung durch nur einen Zyklus.
