Method and apparatus with enhanced jitter transfer characteristics in a phase-locked loop system

   
   

A method and apparatus are directed to improving the response of a phase-locked loop (PLL) by reducing the jitter transfer characteristics. A new PLL system, referred to as an IS-PLL, includes an integrator and stability filter that are arranged to provide improved low frequency and high frequency performance while maintaining reduced jitter. The design of the IS-PLL is accomplished using superposition such that the integrator and stability filter designs are simplified. Design coefficients are chosen such that the system transfer function has a high frequency roll-off that is equivalent to a second order low-pass filter. Other design coefficients are chosen such that the system transfer function provides for improved DC tracking and reduced jitter when tracking peaks in an error signal. The IS-PLL has a third order system transfer function that can be realized with simplified design criteria.

Um método e um instrumento são dirigidos a melhorar a resposta de um laço fase-phase-locked (PLL) reduzindo as características de transferência do tremor. Um sistema novo de PLL, consultado como a um IS-PLL, inclui um integrador e um filtro da estabilidade que seja arranjado para fornecer o desempenho melhorado da freqüência baixa e da alta freqüência ao manter o tremor reduzido. O projeto do IS-PLL é realizado usando o superposition tais que os projetos do integrador e do filtro da estabilidade estão simplificados. Os coeficientes do projeto são escolhidos tais que a função de transferência do sistema tem um de alta freqüência rola-fora que seja equivalente a um filtro low-pass da segunda ordem. Outros coeficientes do projeto são escolhidos tais que a função de transferência do sistema fornece para seguir melhorado da C.C. e tremor reduzido ao seguir picos em um erro sinaliza. O IS-PLL tem uma terceira função de transferência do sistema da ordem que possa ser realizada com critérios simplificados do projeto.

 
Web www.patentalert.com

< ADC linearity improvement

< Thermostat with resistor-to-digital-converter control of trip point

> METHOD FOR CONTROLLING POWER OF A MICROPROCESSOR BY ASSERTING AND DE-ASSERTING A CONTROL SIGNAL IN RESPONSE CONDITIONS ASSOCIATED WITH THE MICROPROCESSOR ENTERING AND EXITING LOW POWER STATE RESPECTIVELY

> On-chip resistance to increase total equivalent series resistance

~ 00102