This invention cures many inefficiencies with known scan conversion
methods. This invention employs an edge array rather than a set linked
list from an array of pointers equal in number to the number of scan
lines. This invention thus eliminates storage of linked list pointers
which in the prior art included many null pointers resulting in better
memory utilization. This invention sorts the active edge table only at
edge intersections and vertices, thus eliminating much unneeded sorting.
This invention permits integrated clipping of a subject polygon by a clip
polygon and forming trapezoids filling the clipped area by activating
trapezoid formation at every vertex of either polygon and at every edge
intersection. This process saves code space and computer processing time.
This invention efficiently utilizes the resources of a multiprocessor
integrated circuit by spawning of subtasks from a RISC type processor to
one or more DSP type processors.
Questa invenzione cura molte inefficienze con i metodi conosciuti di conversione di esplorazione. Questa invenzione impiega un allineamento del bordo piuttosto che una lista collegata dell'insieme da un allineamento degli indicatori uguali nel numero al numero di linee di scansione. Questa invenzione elimina così l'immagazzinaggio degli indicatori della lista collegata che nell'arte anteriore hanno incluso molti indicatori nulli con conseguente utilizzazione migliore di memoria. Questa invenzione fascicola la tabella attiva del bordo soltanto alle intersezioni ed ai vertici del bordo, così eliminando la fascicolazione molto non necessaria. Questa invenzione consente il clipping integrato di un poligono tematico da un poligono della clip e trapezi formare che riempiono la zona fermata dalla formazione d'attivazione del trapezio ad ogni vertice di il uno o il altro poligono e ad ogni intersezione del bordo. Questo processo salva lo spazio di codice ed il tempo di elaborazione elettronica. Questa invenzione utilizza efficientemente le risorse in circuito integrato del multiprocessore deponendo le uova dei compiti secondari da un tipo processor di RISC al tipo processor di uno o più DSP.
