Design circuit pattern for test of semiconductor circuit

   
   

At a level in which high density and miniaturization of wiring of integrated circuits is required to such an extent that optical proximity effect and the correction of optical proximity effect is necessary, a test design pattern having many test patterns corresponding to design conditions is produced, wherein each test pattern can be evaluated at a practical level. A design circuit pattern for test of a semiconductor circuit comprises a circuit pattern having a plurality of circuits formed on a semiconductor wafer wherein each of the circuits is designed for test according to an individual design condition as the object of electrical measurement. The design circuit pattern for test of a semiconductor circuit comprises a group of test cells each formed of a circuit of the object of electrical measurement and evaluation formed according to individual conditions and having a switch or switches connected with on one end or both ends thereof. A decoder generates on/off signals for a switch or switches provided within the group of test cells for specifying an evaluated test cell chosen from the group of test cells for electrical measurement and evaluation. One or more address pads provide electrical signals for specifying the evaluated test cell to the decoder. An input pad provides an electrical input signal of the evaluated test cell and an output pad outputs an electrical output signal of the evaluated test cell. One or more contrastive evaluated test cells are provided apart from the group of test cells. A contrastive evaluated input pad for inputting electrical signals is directly connected with one end of the contrastive evaluated test cells and is provided for every contrastive evaluated test cell. A contrastive evaluated output pattern for obtaining electrical signals is directly connected with the other end of the contrastive evaluated test cells and is provided for every contrastive evaluated test cell.

En un nivel en el cual la alta densidad y la miniaturización del cableado de circuitos integrados se requiera hasta tal punto que el efecto óptico de la proximidad y la corrección del efecto óptico de la proximidad es necesarios, un patrón del diseño de la prueba que tiene muchos patrones de prueba el corresponder a las condiciones del diseño se produce, en donde cada patrón de prueba se puede evaluar en un nivel práctico. Un patrón del circuito del diseño para la prueba de un circuito de semiconductor abarca un patrón del circuito que tiene una pluralidad de circuitos formados en una oblea de semiconductor en donde cada uno de los circuitos se diseña para la prueba según una condición individual del diseño como el objeto de la medida eléctrica. El patrón del circuito del diseño para la prueba de un circuito de semiconductor abarca un grupo de las células de la prueba cada uno formado de un circuito del objeto de la medida eléctrica y de la evaluación formadas según condiciones individuales y tener un interruptor o interruptores conectados con encendido un extremo o ambos extremos de eso. Un decodificador genera las señales con./desc. para un interruptor o los interruptores proporcionados dentro del grupo de las células de la prueba para especificar una célula evaluada de la prueba elegida del grupo de las células de la prueba para la medida y la evaluación eléctricas. Unos o más cojines de la dirección proporcionan las señales eléctricas para especificar la célula evaluada de la prueba al decodificador. Un cojín de la entrada proporciona una señal de entrada eléctrica de la célula evaluada de la prueba y un cojín de la salida hace salir una señal de salida eléctrica de la célula evaluada de la prueba. Unas o más células evaluadas contrastivas de la prueba se proporcionan aparte de el grupo de células de la prueba. Un cojín evaluado contrastivo de la entrada para entrar señales eléctricas está conectado directamente con un extremo de las células evaluadas contrastivas de la prueba y proporcionado para cada célula evaluada contrastiva de la prueba. Un patrón de salida evaluado contrastivo para obtener señales eléctricas está conectado directamente con el otro extremo de las células evaluadas contrastivas de la prueba y proporcionado para cada célula evaluada contrastiva de la prueba.

 
Web www.patentalert.com

< Physical design characterization system

< Method of analyzing static current test vectors for semiconductor integrated circuits

> Method of testing integrated circuitry at system and module level

> Machine cut task identification for efficient partition and distribution

~ 00101