An integrated ferroelectric memory configuration and a method for producing
the integrated ferroelectric memory configuration, in which memory cells
are arranged using the stacking principle, and both capacitor electrodes,
which are located one above the other, of each memory cell are directly
electrically connected by means of contact plugs to corresponding source
and drain regions of an associated selection transistor in the substrate.
Contact plugs for the contact connection to the upper capacitor electrodes
are produced from above the configuration.
Μια ενσωματωμένη σιδηροηλεκτρική διαμόρφωση μνήμης και μια μέθοδος για την ενσωματωμένη σιδηροηλεκτρική διαμόρφωση μνήμης, στην οποία τα κύτταρα μνήμης τακτοποιούνται χρησιμοποιώντας την αρχή συσσώρευσης, και και τα δύο ηλεκτρόδια πυκνωτών, που είναι τοποθετημένη μια επάνω από άλλο, κάθε κυττάρου μνήμης άμεσα ηλεκτρικά συνδέονται με τη βοήθεια των βουλωμάτων επαφών με τις αντίστοιχες περιοχές πηγής και αγωγών μιας σχετικής κρυσταλλολυχνίας επιλογής στο υπόστρωμα. Τα βουλώματα επαφών για τη σύνδεση επαφών στα ανώτερα ηλεκτρόδια πυκνωτών παράγονται από επάνω από τη διαμόρφωση.
