Method and system for estimating jitter in a delay locked loop

   
   

A method for estimating jitter in a delay locked loop is provided. The estimation is determined from a simulation that uses a representative power supply waveform having noise as an input. Further, a computer system for estimating jitter in a delay locked loop is provided. Further, a computer-readable medium having recorded thereon instructions adapted to estimate jitter in a delay locked loop is provided.

Μια μέθοδος για jitter σε έναν κλειδωμένο καθυστέρηση βρόχο παρέχεται. Η εκτίμηση καθορίζεται από μια προσομοίωση που χρησιμοποιεί ένα αντιπροσωπευτικό κυματοειδές παροχής ηλεκτρικού ρεύματος που έχει το θόρυβο ως εισαγωγή. Περαιτέρω, ένα συγκρότημα ηλεκτρονικών υπολογιστών για jitter σε έναν κλειδωμένο καθυστέρηση βρόχο παρέχεται. Περαιτέρω, ένα αναγνώσιμο από τον υπολογιστή μέσο που έχει καταγράψει επ'αυτού τις οδηγίες που προσαρμόζονται στην εκτίμηση jitter σε έναν κλειδωμένο καθυστέρηση βρόχο παρέχεται.

 
Web www.patentalert.com

< Test programs for enterprise web applications

< Exponential increments in FET size selection

> Operating system event tracker having separate storage for interrupt and non-interrupt events and flushing the third memory when timeout and memory full occur

> Extensible system recovery architecture

~ 00100