Method of forming a gate electrode contact spacer for a vertical DRAM device

   
   

A gate electrode contact spacer (144) for a vertical DRAM device (100) and a method for forming the same. Memory cells (118) are formed within deep trenches (116) of a workpiece (112). A temporary spacer adjacent gate electrode contacts (132) and pad nitride layer are removed. A spacer material is deposited over exposed portions of the workpiece (112) and over the top and sides of the gate electrode contacts (132). The spacer material is removed from the horizontal surfaces of the DRAM device (100), including the exposed portions of the workpiece (112) and the top of the gate electrode contacts (132). Spacers (144) having sidewalls sloping downwardly away from the gate electrode contacts (132) are left remaining on the gate electrode contact (132) sides, preventing voids from forming during a subsequent array top oxide deposition. Spacers may also be formed adjacent top regions of isolation trenches simultaneously with the formation of spacers (144).

Ένα πλήκτρο διαστήματος επαφών ηλεκτροδίων πυλών (144) για μια κάθετη συσκευή DRAM (100) και μια μέθοδος για το ίδιο πράγμα. Τα κύτταρα μνήμης (118) διαμορφώνονται μέσα στις βαθιές τάφρους (116) ενός κομματιού προς κατεργασία (112). Επαφές οι προσωρινές πλήκτρων διαστήματος παρακείμενες πυλών ηλεκτροδίων (132) και το στρώμα νιτριδίων μαξιλαριών αφαιρούνται. Ένα υλικό πλήκτρων διαστήματος κατατίθεται πέρα από τις εκτεθειμένες μερίδες του κομματιού προς κατεργασία (112) και πέρα από την κορυφή και τις πλευρές των επαφών ηλεκτροδίων πυλών (132). Το υλικό πλήκτρων διαστήματος αφαιρείται από τις οριζόντιες επιφάνειες της συσκευής DRAM (100), συμπεριλαμβανομένων των εκτεθειμένων μερίδων του κομματιού προς κατεργασία (112) και της κορυφής των επαφών ηλεκτροδίων πυλών (132). Τα πλήκτρα διαστήματος (144) που έχουν sidewalls που κλίνουν προς τα κάτω μακρυά από τις επαφές ηλεκτροδίων πυλών (132) αφήνονται από τις πλευρές επαφών ηλεκτροδίων πυλών (132), που αποτρέπουν τα κενά από τη διαμόρφωση κατά τη διάρκεια μιας επόμενης απόθεσης οξειδίων σειράς κορυφαίας. Τα πλήκτρα διαστήματος μπορούν επίσης να είναι διαμορφωμένες παρακείμενες κορυφαίες περιοχές των τάφρων απομόνωσης ταυτόχρονα με το σχηματισμό των πλήκτρων διαστήματος (144).

 
Web www.patentalert.com

< Temperature compensated RRAM circuit

< Method and apparatus for passively calculating latency for a network appliance

> Ferroelectric memory device and method of forming the same

> Method for forming a multilayer electrode for a ferroelectric capacitor

~ 00100