Architecture for high speed class of service enabled linecard

   
   

A linecard architecture for high speed routing of data in a communications device. This architecture provides low latency routing based on packet priority: packet routing and processing occurs at line rate (wire speed) for most operations. A packet data stream is input to the inbound receiver, which uses a small packet FIFO to rapidly accumulate packet bytes. Once the header portion of the packet is received, the header alone is used to perform a high speed routing lookup and packet header modification. The queue manager then uses the class of service information in the packet header to enqueue the packet according to the required priority. Enqueued packets are buffered in a large memory space holding multiple packets prior to transmission across the device's switch fabric to the outbound linecard. On arrival at the outbound linecard, the packet is enqueued in the outbound transmitter portion of the linecard architecture. Another large, multi-packet memory structure, as employed in the inbound queue manager, provides buffering prior to transmission onto the network.

Eine linecard Architektur für Schnellwegewahl von Daten in einer Kommunikationen Vorrichtung. Diese Architektur liefert die niedrige Latenzwegewahl, die auf Paketpriorität basiert: Paketwegewahl und die Verarbeitung tritt an der Linie Rate (Leitung Geschwindigkeit) für die meisten Betriebe auf. Ein Paketdatenstrom wird zum inbound Empfänger eingegeben, der eine kleine Paket Fifo verwendet, um Paketbytes schnell anzusammeln. Einmal wird der Überschriftteil des Pakets empfangen, wird die Überschrift alleine benutzt, um eine Schnellwegewahlnachschlagen- und -paketüberschriftänderung durchzuführen. Der Warteschlange Manager benutzt dann die Berechtigungsklasse Informationen in der Paketüberschrift, um das Paket entsprechend der erforderlichen Priorität in eine Warteschlange einzureihen. In eine Warteschlange eingereihte Pakete werden in einem großen Gedächtnisraum abgedämpft, der mehrfache Pakete vor Getriebe über dem Geräteschaltergewebe zum outbound linecard hält. Auf Ankunft am outbound linecard, wird das Paket im outbound Übermittlerteil der linecard Architektur in eine Warteschlange eingereiht. Ein anderes großes, Multipaket Zweikanalgerät, wie im inbound Warteschlange Manager beschäftigt, liefert Pufferbetrieb vor Getriebe auf das Netz.

 
Web www.patentalert.com

< Optical sensor for opaque and non-opaque materials

< System and method for distributing load among redundant independent stateful world wide web server sites

> Methods and apparatus for generating high-frequency clocks deterministically from a low-frequency system reference clock

> Device with quality controllable SAR function by upper layer instruction, LSI unit and quality control method by upper layer instruction

~ 00100